# JP 60229366 303.451us6

DIALOG(R)File 347:JAPIO (c) 2002 JPO & JAPIO. All rts. reserv. 01750866 \*\*Image available\*\*

#### SEMICONDUCTOR MEMORY DEVICE

PUB. NO.: 60-229366 [JP 60229366 A] PUBLISHED: November 14, 1985 (19851114)

INVENTOR(s): OCHII KIYOBUMI MASUOKA FUJIO

APPLICANT(s): TOSHIBA CORP [000307] (A Japanese Company or Corporation), JP (Japan)

APPL. NO.: 59-085617 [JP 8485617] FILED: April 27, 1984 (19840427)

INTL CLASS: [4] H01L-027/10; H01L-027/08; H01L-029/40; H01L-029/78

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components); 45.2 (INFORMATION

PROCESSING -- Memory Units)

JAPIO KEYWORD:R097 (ELECTRONIC MATERIALS -- Metal Oxide Semiconductors, MOS) JOURNAL: Section: E, Section No. 392, Vol. 10, No. 82, Pg. 142, April 02, 1986 (19860402)

## **ABSTRACT**

PURPOSE: To fine the pitch width of a memory cell and memory itself by connecting a first conduction type wiring section to a drain and a gate through an insulating film on the gate and connecting a second conduction type wiring section to the drain through said insulating film.

CONSTITUTION: Gate electrodes 57 are formed by first layer polycrystalline silicon containing a first conduction type impurity, and a second layer polycrystalline silicon wiring section 62a containing the first conduction type impurity is shaped on a first layer inter-layer insultaing film 59 coating the gate electrodes 57, and connected to a first conduction type drain region and the gate electrodes through a contact hole 61. A second layer polycrystalline silicon wiring section 63a containing a second conduction type impurity is shaped on the inter-layer insulating film while being connected to said wiring section, and connected to a second conduction type drain region 55 through a contact hole 61.

# ⑲ 日本国特許庁(JP)

印特許出願公開

# ⑩ 公開特許公報(A) 昭60-229366

@Int.Cl.4	識別記号	庁内整理番号		❷公開	昭和60年(198	85)11月14日
H 01 L 27/10 27/08 29/40 29/78	102	6655-5F 6655-5F 7638-5F 8422-5F	審査請求	未請求	発明の数 1	(全14頁)

⊗発明の名称 半導体記憶装置

②特 顋 昭59-85617

**20出 願 昭59(1984)4月27日** 

砂発 明 者 落 井 清 文 川崎市幸区小向東芝町1番地 株式会社多摩川工場内砂発 明 者 舛 岡 富 士 雄 川崎市幸区小向東芝町1番地 株式会社多摩川工場内

⑪出 顋 人 株式会社東芝 川崎市幸区堀川町72番地

砂代 理 人 弁理士 鈴江 武彦 外2名

## 明細書

#### 1. 発明の名称

半導体記憶装置

#### 2. 特許請求の範囲

(1) - 対のCMOSインバータを有し、一方の CMOSインパータのゲート電板を他方のCMO Sインバータの各トランジスタのドレイン領域に 配線を介して互いに交差接続して形成されたフリ ップフロップ回路と、このフリップフロップ回路 の各ノードに接続された一対の転送用MOSトラ ンジスタと、から構成されるメモリセルを半導体 基板上にマトリックス状に集積してなる半導体記 億装置において、前記ゲート電極を第1導電型の 不範物を含む第1層多結晶シリコンにより形成し、 かつ前記配線を該ゲート電板を置う第1層の層間 絶縁膜上に設けられ、第1導電型のドレイン領域 および前記ゲート電極にコンタクホールを介して 接続された第1導電型の不純物を含む第2層多結 品シリコン配線部と、前記層関格線膜上に該配線 部と連結して設けられ、第2導電型のドレイン領

域にコンタクトホールを介して接続される第 2 導電型の不純物を含む第 2 暦多結晶シリコン配線部と、前記各配線部上に張付けられた金属暦とから構成したことを特徴とする半導体記憶装置。

(2)金属圏がタングステン、モリプデン、タンタル、白金から選ばれる高融点金属からなることを特徴とする特許請求の範囲第1項記載の半導体記憶装置。

3. 発明の詳報な説明

(発明の技術分野)

本発明は、半導体記憶装置に関し、特に一対の CMOSインパータを有する6トランジスタ型の 半導体記憶装置に係わる。

#### (発明の技術的背景とその問題点)

- 対のCMOSインバータを有する6トランジ スタ型の半導体記憶装置(スタティックメモリ) は、第1回に示す回路側成になっている。即ち、 図中のQpi、Qniは一方のCMOSインバー タを形成するDチャンネルMOSトランジスタ、 D チャンネルMOSトランジスタである。 図中の Q P 2 、 Q N 2 は、他方の C M O S インバータを 形成するDチャンネルMOSトランジスタ、nチ ャンネルMOSトランジスタである。一方のCM OSィンバータのゲートは他方のCMOSィンバ - タの各トランジスタの共通のドレイン部分D2 に、他方のCMOSインバータのゲートは一方の CMOSインバータの共通のドレイン部分Diに 互いに交差接続してフリップフロップ回路を構成 している。前記各DチャンネルMOSトランジス タQ Dı、Q D2 のソースは V p p に接続されて おり、かつ前記各DチャンネルMOSトランジス タQ Di、Q D2 は夫々Vssに接続されている。 前記フリップフロップ回路のトランジスタQp』、 Qn」の共通のドレイン部分D」及びトランジス タQ D 2 、 Q D 2 の共通のドレイン部分 D 2 は夫 マ V p p 電位、 V s s 電位に設定され、情報を保 持している。例えば、共通のドレイン部分Dェが Vpp 電位の時、トランジスタQP2 がオフ、ト ランジスタQn2 がオンとなって共通のドレイン 部分D2 はVss 電位となり、そのためトランジ スタQp」がオン、トランシドスタQn」がオフ となる。また、Qnョ、Qnィ は夫々トランスフ ァゲートとして働くNチャンネルMOSトランジ スタであり、一方のMOSトランジスタQnョ は 前記フリップフロップ回路のノードに、他方のM OSトランジスタQnィ は問フリップフロップの ノードに接続されている。前記トランジスタ Q Da、Q D 4 のドレイン側には、夫々ピットラ インBL1 、BL2 が接続され、かつ各トランジ スタQ N a 、Q N 4 のゲートはワードラインW L に接続されている。前記トランジスタQnョ 、 Qn4はメモリセルが選択され、各込み、読み出

しが行われる際にはオン状態となって、それらトランジスタQnョ、Qn4のドレイン側に接続された前記ピットラインBLi、BL2とフリップフロップ回路との間の情報伝達が行われる。

上述したメモリセルに情報を書込む場合、例えば共通ドレイン部分 D 1 を V s s 電位、共通のドレイン部分 D 1 を V s s を位に設定する場合には、ピットラインB L 1 を V s s レベル、ピットラインB L 2 を V p p p レベルに設定しておき、ワードランジスタ Q n 3 、Q n 4 を オンさせる。一方、別のよりを対しの場合には、ピットライン B L 1 、B L 2 を 図示しないセンスアップ回路に接続してトランスファゲートとしてのトランジスタ Q n 3 、Q n 4 を オンさせる。

前述した 6 トランジスタ型のスタティックメモリのメモリセルは、 従来、 第 2 図~第 4 図に示す構造のものが知られている。 図中の Q p i 、Q n i は、一方の C M O S インバータを形成する P チャンネル M O S トランジスタ、 n チャンネル

MOSトランジスタ、図中のQ P 2 、 Q n 2 は、他方のC M O S インバータを形成する D チャンル M O S トランジスタ、 n チャンネル M O S トランジスタであり、 これら C M O S インバータ はったのゲートを他方の共通のドレイン部分に 互 路 で 交 差接続することによりフリップフロップ 回路 を 積成している。また、 図中の Q n 3 、 Q n 4 は 前 記各 n チャンネル M O S トランジスタで ートとしての n チャンネル M O S トランジスタで ある

前記DチャンネルMOSトランジスタQD1、 QD2は第3図及び第4図に示すようにDーウェル1が選択的に形成されたn型シリコン基板2のフィールド酸化酸3で分離された島状の該nDシリコン基板2領域に夫々形成されてDキ型のフィースシンスタQD1は、前記島状の基板2のは「中ランジスタQD1は、下の形成されたDキ型のストランジスタQD1は、下の形成されたDキ型のストランジスタQD1は、「お」のである。

基板2上にゲート酸化膜6を介して配置され、前 記 n チャンネルMOSトランジスタQniのゲー トと共通化される例えばリンがドープされた第1 磨 ∩ 型多枯島シリコンからなるゲート電極 7 』と から構成されている。他方のトランジスタQD2 は、前記島状の基板2領域に互いに電気的に分離 して形成された前記p~型のソース41 及びドレ イン領域 5 2 と、これらソース、ドレイン領域 41、52間のチャンネル領域を含む基板2上に ゲート酸化級6を介して配置され、前記nチャン ネルMOSトランジスタQnzのゲートと共通化 される例えばリンがドープされた第1層 n 型多結 晶シリコンからなるゲート電框 T2 とから構成さ れている。なお、前記p+型ソース領域4』は前 記トランジスタQp』とQp2の両者に共通化さ れ、Vnnラインとして機能する。また、前記ト ランジスタ Q n 1 、 Q n 2 は、フィールド酸化膜 3 で分離された島状のp-ウェル1領域に夫々形 成されている。一方のトランジスタQniは、前 記島状のD-ウェル1領域に互いに電気的に分離

して形成されたn゚型のソース42、ドレイン領 域 5 g と、これらソース、ドレイン領域 4 g 、 53 間のチャンネル領域を含むウェル1上にゲー ト酸化膜(図示せず)を介して配置され、前記第 1月 N型多結晶シリコンからなるゲート電極 7:1 とから構成されている。他方のトランジスタ Q n 2 は、前記島状のローウェル1領域に互いに 電気的に分離して形成された n \* 型のソース 4 g 、 ドレイン領域 5 4 と、これらソース、ドレイン領 域43、54間のチャンネル領域を含むウェル1 上にゲート酸化膜(図示せず)を介して配置され、 前記第1艘 n 型多結晶シリコンからなるゲート電 極72 とから構成されている。更に、前記トラン スファゲートとしての一方のトランジスタQnョ は、第4回に示すように曲状のウェル1領域に互 いに電気的に分離された前記ドレイン領域 5 3 と 共通の n \* 型のソース領域及びドレイン領域 5 s と、これらソース、ドレイン領域(53)、55 間のチャンネル領域を含むウェル1領域にゲート 酸化膜6を介して配置され、他方のトランジスク

- SiO₂ 膜8; に開口されたコンタクトホール 101、102を介して前記トランジスクQn1、 Qn2 のソース領域42 、43 に接続されている。 なお、Vss 電源用配線91 、92 は夫々隣接す るメモリセルの配線を兼ねているため、各メモリ セルに一つ配置されることになる。そして、前記 V s s 電源用配線 9 i 、 9 2 を含む第 1 の C V D - S i O 2 膜 8 』上には、第 2 層の層間絶縁膜と しての第2のCVD-SiO2 膜82 が被覆され ており、かつ該第2のCVD-SiO2 膜82 上 には一対の交差用AA配線11』、112 が夫々 前記島状の基板2領域及び島状のウェル1領域を 機切るように配設されている。一方の交差用A & 配線11』は、第3図及び第4図に示すように第 1、第2のCVD-SiO2 膜81、82 に及っ て開口されたコンタクトホール10g、104、 10gを介して前記トランジスタQp」のドレイ ン領域 5 』、前記ゲート電極 7 2 のフィールド酸 化膜3上に延出した延出部7a及び前記トランジ スタQniのドレイン領域5ョに失々接続されて

いる。他方の交差用A 配ね112 は第1、第2 のCVD-SiO2 数81、82 に互って前口さ れたコンタクトホール106 、107 、104 を 介して前記トランジスクQp2のドレイン領域 52、前記ゲート電極 71 のフィールド酸化酸 3 上に延出した延出部7b及び前記トランジスタ Qn2 のドレイン領域 5 4 に夫々接続されている。 こうした交差用AL配ね111、112を設ける ことによって、前記他方のCMOSインバータを 構成するトランジスタQp2、Qn2のゲート電 権 7 2 は、一方のCMOSインバータを構成する トランジスタQ Dı、Q Nıのドレイン領域 5ı、 5 g に 該 交 差 用 A & 配 枠 1 1 g 及 び コン タ ク ト ホ ール103~105を通して交差接続され、かつ 一方のCMOSインバータを構成するトランジス タ Q P i 、 Q N i のゲート電極 7 j は、他方の C MOSインパータを構成するトランジスタQp2、 Q n 2 のドレイン領域 5 2 、 5 4 に 該交差用 A & 配線 1 1 2 及びコンタクトホール 1 0 6 ~ 1 0 a を通して交差接続され、これにより前記各CMO

Sインバータが互いに交差接続されたフリップフロップ回路が実現される。また、前記第2のCVDーSiO2 膜82上には、ピットラインとしてのA&配線121、121は前記第1、第2のCVDーSiO2 膜81、82に互って関口されたコンタクトホール10s、10sを介して同じたコンタクトホール10s、10sを介してのトランジスタQns、Qn+のドレイン領域5s、5sに夫々接続されている。なお、図中の13は前記交差用A&配線11、112及びA&配線121、122を含む第2のCVDーSiO2膜82上に被復された保護機である。

ところで、CMOSは周知のようにラッチアップ現象を伴う。これを第5回に示すCMOS構造のラッチアップ現象、つまりサイリスタ効果を示す模式図及び第6回に示すその容価回路図を参照して説明する。

第5回中の21は、n型シリコン基板であり、 この基板21表面にはp-ウェル22が選択的に

設けられている。この基板21のウェル22を含 む表面には煮子領域を分離するためのフィールド 酸化膜23が形成されている。前記フィールド酸 化膜23で分離された前記基板21領域には、互 いに電気的に分離された p ← 型のソース、ドレイ ン領域241、251が設けられている。このソ ース領域24』に隣接した基板21領域には該基 板 2 1をパイアスするための n + 型拡散領域 261 が形成されている。前記ソース、ドレイン 領域241、251間のチャンネル領域を含む基 板21上にはゲート酸化膜27を介して多結晶シ リコンからなるゲート電極28」が設けられてい る。また、前記フィールド酸化膜23で分離され た島状のD-ウェル22領域には互いに電気的に 分離されたp~型のソース、ドレイン領域242 、 252 が設けられている。このソース領域242 に隣接したウェル22の領域には該ウェル22を パイアスするためのD\*型拡散領域262 が設け られている。前記ソース、ドレイン領域242、 252 間のチャンネル領域を含むウェル22上に

はゲート酸化膜27を介して多結晶シリコンから なるゲート電極282が設けられている。また、 前記ゲート電振28」、282を含む基板21全 面には瞬間絶縁膜29が被覆されている。この音 間絶縁膜29上には、前記p~型ソース領域 241 と n + 型拡散領域 261 の両者にコンタク トホールを介して接続されたソースA&配線30、 前記ドレイン領域25』とコンタクトホールを介 して接続されたドレインA&配換31及び前記ゲ ート電極28」とコンタクトホールを介して接続 されたゲートA&配線32が夫々設けられている。 また、前記層間絶縁模29上には、前記 n \* 型の ソース領域 2 4 2 と D \* 型拡散領域 2 6 2 との両 者にコンタクトホールを介して接続されたソース A C配線33、前記ドレイン領域25°にコンタ クトホールを介して接続されたドレインAL配線 3 4 及び前記ゲート電板 2 8 2 にコンタクトホー ルを介して接続されたゲートAL配線35が夫々 設けられている。なお、前記ゲートA & 配線32、 35はVin側となり、前記ドレインA & 配線31、

3 4 は V out となり、前記 P チャンネル M O S トランジスタのソース A & 配稿 3 O は V<sub>pp</sub> に、前記 R 3 O は V<sub>pp</sub> に、 A & E C D 2 の D 5 で A A D C C D 2 で A D C C D 2 で A D C C D 2 で A D D C C D 2 で A D D C D 2 で A D D C D 2 で A D D C D 2 で A D D C D D C D D C D D C D D C D D C D D C D D C D C D C D C

 ウェル22の電位を上昇させる。 ローウェル22 の電位が上昇すると、ウェル22をベースとする 前記寄生npnトランジスタQnがバイポーラア クションを起こし、抜トランジスタQnのコレク 夕電流 I R B が D 型の基板 2 1 中を流れる。この コレクタ電流 IRB はVpp 倒にある D型シリコ ン基板21の抵抗RSを流れることになるため、 前述した寄生DNDトランジスタQDのベース電 位を下げることになって駄トランジスクQDをバ イポーラアクションさせる。その枯果、同トラン ジスタQDのコレクタ電流 1 R w が流れるように なる。そして、このコレクタ電流1RvはD-ウ ェル22の中を流れ、その抵抗RWにより前述し た畜生npbトランジスタQnのペース電位を上 昇させることになり、前記インパクトアイオニゼ ーションが起きなくなった後でも、前記ペース電 位の上昇により数トランジスタQDをバイポーラ アクションさせる。このトランジスタQnのパイ ポーラアクションにより、そのコレクタ電流 IRW は更に前記寄生 P D P トランジスタ Q P の

ベース電位を下げ、該トランジスタQpのコレク 夕階流1Rwを流れ易くし、これによって寄生り p n トランジスタQ n のベース電位を更に上昇さ せ、該トランジスタQnのコレクタ電流を更に大 きくするという正鵠選によりVpp からVss へ 大きな電流が流れることになる。かかるラッチア ップ電流により、CMOSは動作しなくなるばか りか、CMOSを有する集積回路(スタティック メモリ)は大電流により熱的に破壊されてしまう。 このような、ラッチアップ耐量を向上させる有効 な手段としては、第5因及び第6因に示すRS ( n 型シリコン基板 2 1 の抵抗) や R W ( p - ウ ェル22の抵抗)を小さくすることである。具体 的には、p-ウェルに形成される該ウェルをパイ アスするための p \* 型拡散領域を各 C M O S イン バータ毎に設け、かつ各拡散領域をバイアスする ための配線を接続することによって、該ウェルの 抵抗を下げるようにすればよい。

しかして、前述した第2四~第4回図示のスタ ティックメモリのメモリセルは、一対のCMOS インバータを互いに交差接続してフリップフロッ プ回路を構成する目的で、第2の CVD-Si 〇2 膜82 上に一対の交差用A 2 配線111 、 112 を設けているので、該第2のCVD-Si 〇2 膜82 上のメモリセルのピッチ帽を決定する A 配線密度が低下する。このため、第1のCV D-SiO2 膜81 上にV<sub>65</sub> 電源用配線91 、 92 を第2層 N型多結晶シリコンにより形成して、 第2のCVD-SiOz 膜82 上でのA & 配線の 密度低下を捕っている。かかる、n型多結晶シリ コンからなるVss 電源用配線 1 1/1 、 1 1/2 は 該多結晶シリコン中のn型不純物と同導電型の拡 散領域、つまり第2図~第4図に示す如く N チャ ンネルMOSトランジスタQnょや周チャンネル のトランジスタQn₂のn゚型ソース領域42、 43 に対してはオーミックコンタクトすることが できる。しかしながら、 抜Vss 電源用配線 1-1/1 、1-1/2 を例えばDーウェル1に形成した 該ウェル 1 をパイアスするための D \* 型拡散領域 に前記ソース領域と共に共通に接続して、そのウ

ェル1の抵抗を下げ、ラッチアップ耐量を向上し ようとすると、該n型多結晶シリコンからなる Vss 電源用配線と該 p + 型拡散領域とのコンタ クト間にDN接合が形成されて良好なオーミック コンタクトを取ることが困難となる。その結果、 第2図~第4図図示のスタティックメモリでは、 前記ウェルバイアス用のAA配線を形成するため のエリアをメモリセル領域とは別の領域に例えば 8 セル角に設けている。従って、従来のスタティ ックメモリでは各メモリセル毎に4本(交差接続 用が2本、ピットラインが2本)のAe配線が第 2のCVD-SiO2 閖上に横切っているので、 メモリセルのピッチ幅が増大し、かつ前記ウェル パイアス用のA & 配線を形成するためのエリアを メモリセル領域とは別の領域に設けるので、メモ リ自体の面積が増大してトータル的なメモリの集 徴度が低下する。更に、8メモリセル毎にしかウ ェルバイアス用のA & 配線を形成できないので、 ラッチアップ耐量を充分に向上できない。

このようなことから、第7図~第9図に示すよ

うに第2個多結晶シリコンで-対のCMOSイン パータを互いに交差接続するスタティックメモリ のメモリセルが試みられている。即ち、このメモ リセルは第1のCVD-SiO2 膜81 上に第2 層多結晶シリコンからなる一対の交差用配線 14」、142が夫々前記島状の基板2領域及び 島状のウェル1領域を横切るように配設されてい る。一方の交差用配線141は、第8回及び第9 図に示すように第1のCVD-SiO2 膜8ょに 開口されたコンタクトホール15」を介して前記 トランジスタQp』のp \* 型ドレイン領域5』に 接続されたり型多結晶シリコンの配線部16aと、 同CVD-SiO2 膜81 に関口されたコンタク トホール 1 5 2 、 1 5 3 を介して前記第 1 贈 n 型 多桔晶シリコンからなるゲート電板 72 のフィー ルド酸化製3上に延出した延出部7a及び前記ト ランジスタQniのn \* 型ドレイン領域5ョ に夫 々接続されたn型多結晶シリコンの配線部17a とから構成されている。他方の交差用配線142 は第1のCVD-SiO2 膜81 に関口されたコ

マクトホール 1 5 4 を介して 5 2 に接続 R C V D ー 2 の P \* 型ドレイ R W # B 1 6 b と タク P 型 \* B 1 に B B 2 が # B 2 に B B 2 が # B 2 の R B 2 が # B 2 の R B 2 が # B 2 の R B 2 の R B 2 が # B 2 の R B 2 の B 2 が # B 2 の

1 4 2 を含む第 1 の C V D - S i O 2 膜 8 1 上には、第 2 の C V D - S i O 2 膜 8 2 が被 覆されている。この第 2 の C V D - S i O 2 膜 8 2 上にはいる。この第 2 の C V D - S i O 2 膜 8 2 上には前記交差用配線 1 4 1 を構成する D 型、 n 型の多結品シリコンの配線部 1 6 a、 1 7 a 間 型びに前記交差用配線 1 4 2 を構成する D 型、 n 型の多結品シリコンの配線部 1 6 b、 1 7 b 間に夫々形成される D n 接合が電気的に与える悪影響を除去するための一対の A 2 層 1 8 1、182 が設けられている。つまり、一方の A 2 層 1 8 1 は前記 D 型、

□型の多結晶シリコンの配線部16a、17a間のpm接合部分を含む前記第2の C V D ー S i O 2 膜 8 2 に関口された相長状のコンタクトホール191 を介して前記交差用配線141 に接続で型の多結晶シリコンの配線部16 b 、17 b 間のpm接合部分を含む前記第2の C V D ー S i O 2 膜 8 2 に開口された相長状のコンタクトホール192 を介して前記交差用配線142 に接続されている。

しかしながら、第7回〜第9回に示す構造のスタティックメモリでは、セル内のAを配線等の水を度が前述した第2回〜第4回のスタティックとして第2回〜第4回のスタティンとしているが、ピットラインを帯でよりに比べて下がっているが、ピットラインを勝つとは変わりない。というなが必要であることは変わりない。それをおりない。というない。はって、かかる構造のスク

テイックメモリにあっても従来のスタティックメモリのセルサイズよりお小することができず、しかもVss 電源用配線として第2層 N 型多桔晶シリコンを用いているため、ウェルバイアス用のA & 配線を形成するためのセル領域とは別のエリアを設けることによるメモリ自体の集積度の低下やラッチアップ耐量の充分な向上も改善されない。(発明の目的)

本発明は、メモリセルのピッチ 幅及びメモリ自体を 障 網 化できると 共に、 ラッチアップ 耐量を著しく 向上 した 半導体 記憶 装置を 提供 しようとするものである。

#### (発明の無要)

本発明は、一対のCMOSインバータを有し、 一方のCMOSインバータのゲート電極を他方の CMOSインバータの各トランジスタのドレイン 領域に配線を介して互いに交差接続して形成され たフリップフロップ回路と、このフリップフロッ プ回路の各ノードに接続された一対の転送用MO Sトランジスタと、から構成されるメモリセルを 半導体基板上にマトリックス状に集積してなる半 導体記憶装置において、前記ゲート電極を第1導 雷型の不能物を含む第1層多結晶シリコンにより 形成し、かつ前記配線を該ゲート電板を覆う第1 層の層間絶縁膜上に設けられ、第1導電型のドレ イン領域および前記ゲート電優にコンタクホール を介して接続された第1導電型の不純物を含む第 2 服多特品シリコン配換部と、前記器間絶縁膜上 に該配線部と連結して設けられ、第2導電型のド レイン領域にコンタクトホールを介して接続され る第2排電型の不能物を含む第2番多結晶シリコ ン配線部と、前記各配線部上に張付けられた金属 贈とから構成したことを特徴とするものである。 かかる構造の半導体記憶装置では、交差用配線を 覆う第2層の層間絶縁膜上に一方の電源となる金 展配線を設け、かつ該金属配線を、一方のCMO Sィンパータのソース領域と、このソース領域が 形成される基板領域をバイアスするための該ソー ス領域と反対導電型の拡散領域との両者にコンタ クトホールを介して接続することが可能となり、

取述の如くメモリセルのピッチ幅の縮小化、メモリ自体の高集積化を達成できると共に、ラッチアップ耐量を著しく向上することができる。

## (発明の実施例)

以下、本発明をCMOSスタティックメモリに適用した例について第10図〜第1 2 図を参照して詳細に説明する。

前記DチャンネルMOSトランジスタQP」、 Q p っ は第11回及び第12回に示すようにロー ウェル 5 1 が選択的に形成された n 型シリコン基 板 52のフィールド 酸 化 膜 53で 分 醒 さ れ た 島 状 の該n型シリコン基板52領域に夫々形成されて いる。一方のトランジスタQp」は、前記島状の 基板52額域に互いに電気的に分離して形成され たp~型のソース54」、ドレイン領域55」と、 これらソース、ドレイン領域541、551 間の チャンネル領域を含む基板52上にゲート酸化段 56を介して配置され、前記のチャンネルMOS トランジスタQn」のゲートと共通化される例え ばリンがドープされた第1日 N型多枯晶シリコン からなるゲート電板57』とから構成されている。 他方のトランジスタQp2 は、前記島状の基板5 2 領域に互いに電気的に分離して形成された前記 p + 型のソース541及びドレイン領域552 と. これらソース、ドレイン領域541 、552 間の チャンネル領域を含む基板52上にゲート酸化膜 56を介して配慮され、前記 N チャンネルMOS

トランジスタQn2 のゲートと共通化される例え ばリンがドープされた第1層 η 型多結晶シリコン からなるゲート電極572とから構成されている。 なお、前記p~型ソース領域541 は前記トラン ジスタQ Pi とQ P2 の両者に共通化され、 Vρρ ラインとして機能する。また、前記トラン ジスタ Q nı、 Q n₂ は、フィールド酸化膜 5 3 で分離された島状のローウェル51領域に夫々形 成されている。一方のトランジスタQn」は、前 記島状のDーウェル51領域に互いに電気的に分 難して形成されたn \* 型のソース領域542、ド レイン領域55gと、これらソース、ドレイン領 域 5 4 2 、 5 5 3 間のチャンネル領域を含むウェ ル51上にゲート酸化膜(図示せず)を介して配 置され、前記第1層1型多結晶シリコンからなる ゲート電極57』とから構成されている。他方の トランジスタQn2 は、前記島状のp~ウェル5 1領域に互いに電気的に分離して形成された n \* 型のソース領域54g、ドレイン領域554と、 これらソース、ドレイン領域54g、554 間の

チャンネル領域を含むウェル51上にゲート酸化 膜(図示せず)を介して配置され、前記第1層 n 型多結晶シリコンからなるゲート電価572 とか ら構成されている。前記トランスファゲートとし ての一方のトランジスタQnョ は、第12図に示 すように島状のウェル51領域に互いに電気的に 分離された前記ドレイン領域 5.5g と共通の n \* 型のソース領域及びドレイン領域55gと、これ らソース、ドレイン領域(553)、555間の チャンネル領域を含むウェル51領域にゲート酸 化膜56を介して配置され、他方のトランジスタ Qn4と共通化されるリンがドープされた第1層 n型多結晶シリコンからなるゲート電極57g と から構成されている。前記他方のトランジスク Qnuは、島状のウェル51領域に互いに電気的 に分離された前記ドレイン領域 5.54 と共通の n + 型のソース領域及びドレイン領域55 a と、 これらソース、ドレイン領域(554)、555 間のチャンネル領域を含むウェル51領域にゲー ト酸化膜を介して配置され、前記第1層 n 型多結

品シリコンからなるゲート電便 5 7 3 とから 側成されている。なお、前記ゲート電極 5 7 3 はワードラインW L として 概能する。前記 n \* 型のソース領域 5 4 2 、 5 4 3 に 額接 する p ー ウェル 5 1 には、ウェルバイア ス用の p \* 型拡散領域 5 8 1 、 5 8 2 が夫々設けられている。

らなるゲート電板572のフィールド酸化模53 上に延出した延出部57a及び前記トランジスタ Qniのn \*型ドレイン領域55iに失々接続さ れたの型多結晶シリコン配線部63aと、これら 配線部62a、63a上に張付けて配置されたタ ングステン磨64aとから構成されている。他方 の交差用配線 602 は第1のCVD-SiO2 膜 591 に関口されたコンタクトホール614 を介 して前記トランジスタQp2のp~型ドレイン領 域 5 5 2 に接続された D 型多結晶シリコン配線部 62 b と、同CVD-SiO2 数591 に関ロさ れたコンタクトホール615 、616 を介して前 記第1層 n 型多結晶シリコンからなるゲート 電極 5 7 1 のフィールド酸化酸 5 3 上に延出した延出 部57 b 及び前記トランジスタ Q n 2 の n \* 型ド レイン領域554に夫々接続された N型多結晶シ リコン配稿部63bと、これら配線部62b、6 3 b 上に張付けて設けられたタングステン層 6 4 b とから構成されている。こうした交差用配線 <u>601、602</u>を設けることによって、前記他方 の C M O S インバークを構成するトランジスタ Q P 2 、 Q n 2 のゲート電極 5 7 2 は、一方の C M O S インバータを構成するトランジスタ Q P 1 、 Q n 1 のドレイン 領域 5 5 1 、 5 5 3 に 数 交 交 差 用 配 値 6 0 1 及びコンタクトホール 6 1 1 、 6 1 2 、 6 1 3 を 通 0 て 交 差 接 表 トランジスタ Q P 1 、 6 1 3 を 値 M O S インバータを 構成 ち 7 1 は、 他 方の C M O S インバータを 構成 5 7 1 は、 他 方の C M O S インバータを 構成 5 7 1 は、 な タ Q P 2 、 のドレイン 質 域 5 5 2 、 5 5 4 に 数 交 差 用 配 線 6 0 2 コンタクトホール 6 1 4 、 6 1 5 、 6 1 5 を 通 して 交 差 接 終 さ れ た フリップ 回路 が 実 現 さ れ る。

また、前記交差用配線 <u>6 0 1</u>、<u>6 0 2</u>を含む前記第 1 の C V D - S i 0 2 膜 5 9 1 上には第 2 の層間絶縁膜としての第 2 の C V D - S i 0 2 膜 5 9 2 が被揮されている。この第 2 の C V D - S i 0 2 膜 5 9 2 上には V s s 電源用A 2 配線 6 5 1、6 5 2 が配設されている。各 A 2 配線

65i、652 は前記第1、第2のCVD-Si 02 膜591 、592 に及って閉口されたコンタ クトホール61ァ、61gを介して前記トランジ スタQni、Qn2のn<sup>+</sup>型ソース領域542、 5 4 m 及び p \* 型拡散領域 5 8 m 、 5 8 m の両者 に夫々接続されている。なお、前記AL配線 651 、652 は夫々隣接するメモリセルの配線 を兼ねているため、各メモリセルに一つ配置され ることになる。また、前記第2のCVD-Si O 2 模 5 8 2 上には、ピットラインとしての A & 配籍661、662 (BL1、BL2)が配設さ れており、これらA & 配線 6 6; 、 6 6; は前記 第1、第2のCVD-SiO2 膜591、592 に及って開口されたコンタクトホール61g、 6 1 ■ を介して前記トランスファゲートとしての トランジスタQ n a 、 Q n 4 のドレィン領域 55%、55%に夫々接続されている。なお、図 中の67は全面に被覆された保護膜である。

しかして、本発明によれば、一対のCMOSィンパータを互いに交差接続する一方の交差用配線

**60** L として、第10図~第12図に示すように 第1のCVD-Si02 膜59ょに関口されたコ ンタクトホール61』を介して前記トランジスタ Qp1 のp~型ドレイン領域551 に接続された p型多結晶シリコン配線部62aと、同CVD-SiО2 数591 に開口されたコンタクトホール 6 1 2 、 6 1 3 を介して前記第 1 層 n 型多結晶シ リコンからなるゲート電極572 のフィールド酸 化膜53上に延出した延出部57a及び前記トラ ンジスタQ N 」の N \* 型ドレイン領域 5 5 g に夫 々接続された N 型多結晶シリコン配稿部 6 3 a と、 これら配線部62a、63a上に張付けて配置さ れたタングステン層64aとから構成されたもの を用いている。また、他方の交差用配線602は 第1のCVD-SiO2 膜591 に関口されたコ ンタクトホール614 を介して前記トランジスタ Qp2 のp \* 型ドレイン領域552 に接続された p型多結晶シリコン配線部62bと、周CVD-SiO2膜59」に開口されたコンタクトホール 6 1 s 、 6 1 s を介して前記第 1 層 n 型多結晶シ

リコンからなるゲート電板57」のフィールド酸 化膜 5 3 上に延出した延出部 5 7 b 及び前記トラ ンジスタQn2 のn↑型ドレイン領域554 に夫 々接続された D型多結晶シリコン配線部 63 bと、 これら配線部62b、63b上に張付けて設けら れたタングステン層64bとから構成されたもの を用いている。その結果、交差用配線601、 602 と互いに導電型の異なる p \* 型、 n \* 型の ドレイン領域 5 5 1 、 5 5 2 、 5 5 3 、 5 5 4 と の間にpn接合が形成されることなく良好なコン タクを取ることができ、しかもp型多結晶シリコ ン配線部62a、62bとn型多結晶シリコン配 線節63a、63bとの両者の上には、夫々タン グステン簡64a、64bが張付けられているた め、それら異なる導電型の配線部間に形成される pn接合による電気的な悪影響を解消できる。こ のため、第1のCVD-SiO2 膜591 上に配 置された交差用配線 <u>601</u>、<u>602</u>のみでCMO Sインバータを互いに交差接続できるので、第2 図~第4図に示す従来のメモリセルのように第2

S i O 2 模 5 9 2 上に V<sub>SS</sub> な 級用 A & 配 段 6 5 1 、 6 5 2 を 配 電 で きる。 このように V B B B 電 級用 B 配 線 6 5 1 、 6 5 2 を A & で形成できることによって、 第 1 0 図に示すように n チャンネル M O S トランジスタ Q n 1 、 Q n 2 の ソース 銀 は 5 4 2 、 5 4 3 と、 これに 柄 接 する p ー ウェル 5 1 の ウェルバイア ス 用 の p \* 型 拡 散 領 域 5 8 1 、 5 8 2 の 両者に 互って コンタクト ホール 6 1 7 、 6 1 8 を 介 して 良 好 に 接 株 で きる。 つ ま り、 V B B 電 級用 A & 配 検 6 5 1 、 6 5 2 を ウェルバイアス 用 配 線 と して 独用できるため、 各メモリセ

ル毎にウェルバイアスを加えることができる。従

該ウェル51の抵抗を実効的に減少できるため、

って、D-ウェル51へのパイアス点を増加でき、

ラッチアップ耐量を著しく向上できる。

また、第2図〜第4図に示す従来構造のように ウェルバイアス用のA2配稿を、例えば8セル毎 にメモリセルとは別のエリアに配置する必要がな いため、メモリ自体の面積を紹小できる。

更に、第2のCVD-SiO2 膜592 上には、Vss電源用A&配線651 (又は652)の1本と、ピットラインとしてのA&配線661、662の2本と計3本であり、従来のメモリセルに比べてA&配線を1本減少できるため、メモリセルのピッチ幅を縮小できる。事実、設計ルールを1、5μmプロセスとした場合、第2図図示のメモリセルのピッチ幅は、17、0μmであるのに対し、本発明の第10図図示のメモリセルでは15、5μmと著しく縮小できる。

なお、上記実施例ではp型多結品シリコン配線部とn型多結晶シリコン配線部との両者に張付けられる金属層として、タングステンを用いたが、タングステンの代わりにモリブデン、タンタル、白金等から選ばれる高融点金属を用いてもよい。

## (発明の効果)


以上詳述した如く、本発明によればメモリセルのピッチ編及びメモリ自体も散和化できると共に、ラッチアップ耐量を著しく向上した高集積度、高信額性のスタテックメモリ等の半導体記憶装置を提供できる。


#### 4. 図面の簡単な説明


治う断面図、第12図は第10図のY-Y線に沿 う断面図である。


Q D 1 、 Q D 2 … D チャンネルMOSトランジ スタ、Qn1、Qn2、Qn3、Qn4 …nチャ ンネルMOSトランジスタ、51…p-ウェル、 52…n型シリコン基板、53…フィールド酸化 膜、 5 4 1 、 5 4 2 、 5 4 3 … ソース領域、 551,552,553,554,555, 5 5 6 …ドレイン領域、5 7 1 、5 7 2 、 5 7 3 … 第1日 n 型多結晶シリコンからなるゲート 電極、 5 8 i 、 5 8 2 … ウェルバイアス用の p \* 型拡散 領域、591 … 第1のCVD - SiO2 膜(第1 O 2 膜(第2の離間絶縁膜)、<u>60<sub>1</sub> 、60<sub>2</sub> …</u> 交差用配線、611~61m …コンタクトホール、 62a、62b… p型多結晶シリコン配線部、6 3 a 、 6 3 b … n 型多結晶シリコン配線部、 6 4 a、64b…タングステン樹、65」、652 … V s s 電源用A & 配線、6.61 、6.62 …ピット ラインとしてのAR配線。

第1 图










# 第 5 図



弯 6 図

